オーバートーン独自のハードウェア記述言語NSL とその合成エンジンを核とした”UML to RTL”を具体化した統合開発環境です。
本製品は、NSL ファイルからRTL コードを出力する合成エンジン(NSL Core)を核に、UML ダイアグラムを入力するエディタ、NSL 専用のテキストエディタ、UML からNSLファイルへの変換機能だけでなく、外部の論理シミュレータや各FPGA メーカのFPGA 設計ツールを起動する機能などを統合した開発環境になります。

現在、組込システムや画像/信号処理をC/C++ 言語にて開発しているエンジニアやRTL によるASIC/FPGA開発のエンジニア、これからハードウェア設計を始めようとする方々まで幅広くお使いいただける開発環境となっています。

■ UMLエディタ：
UMLダイアグラムの入力ツール。
開発済みのUML/NSLモデルだけでなく、既存のRTL設計データやサードパーティIPの取り込みも可能。
■ UML to NSL：
“UML Profile for NSL”を提唱し、OMG(Object Management Group)に準拠したXMIやDIファイルからNSL ファイルへ変換し出力。UMLのクラス図、アクティビティ図、ステートチャート図に対応。
■ NSL エディタ：
NSL 記述の直接入力を支援するため、予約語の色付けやコード補完だけでなく、ソース中で使われる信号名や変数名を一覧して表示させるアウトライン機能やデバッグ支援機能を有するNSL 専用のテキストエディタ。

■ NSLエディタ：
NSL記述の直接入力を支援するため、予約語の色付けやコード補完だけでなく、ソース中で使われる信号名や変数名を一覧して表示させるアウトライン機能やデバッグ支援機能を有するNSL専用のテキストエディタ。
■ NSL to RTL（NSL Core）：
オーバートーン独自のハードウェア記述言語NSL の合成エンジン。NSLファイルから論理合成可能なRTLの実装モデル(Verilog-HDL,VHDLフォーマット)と機能検証モデル(SystemCフォーマット)を合成出力します。
特にSystemC シミュレータを利用することで高速に、かつハードウェア開発とソフトウェア開発の相互で開発対象物の検証評価ができます。

■ 外部ツール支援（ラウンチャー）
他社製の論理(HDL)シミュレータやFPGA 設計ツールなど各種設計ツールのラウンチ(実行)をサポート。
・米国ALDEC 社製HDL シミュレータ(ActiveHDL)
・米国Xilinx 社製FPGA 設計ツール(Vivado)
・米国Altera 社製FPGA 設計ツール(QuartusⅡ：予定)
■ モデル（ライブラリ）管理
UML/NSL によるIPコア（モデル）などの設計資産の管理（ライブラリ化）。